VHDL rising edge(clk) 和clk'event and clk='1'有什么区别??
答案:1 悬赏:10 手机版
解决时间 2021-04-29 07:24
- 提问者网友:临风不自傲
- 2021-04-28 13:43
都是上升沿~有区别吗~
最佳答案
- 五星知识达人网友:忘川信使
- 2021-04-28 15:10
上升沿检测;;电平检测。实际应用中没有区别,都用作上升沿。
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息,可以点下面链接进行举报!
点此我要举报以上问答信息
大家都在看
推荐资讯