急求啊！！！verilog 仿真 老出现这句话Simulator:702 -
答案:2 悬赏:20 手机版
解决时间 2021-02-22 10:31
- 提问者网友：嗝是迷路的屁
- 2021-02-22 02:14
Simulator:702 - Can not find design unit work.test in library work located at isim/work 怎么办啊 各位大神 我都要疯了
最佳答案
- 五星知识达人网友：酒者煙囻
- 2021-02-22 03:21
解决方法就是，把你当前放.V文件的那个文件夹里面所有的.V文件拿出来，然后放到另外一个文件夹里面，再新建工程，最后编译仿真。问题出现时因为你之前的工程地址有所变动，造成仿真器无法找到原先的路径。
再看看别人怎么说的。
再看看别人怎么说的。
全部回答
- 1楼网友：等灯
- 2021-02-22 03:32
说你的test.v没和其他的一起编译？是激励是报错的么
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯