FPGA闹钟verilog语言。

FPGA闹钟verilog语言。

wire LD_alert这行是可以去掉的， output LD_alert就已经默认定义了wire类型。
因为你的程序没有给出硬件连接和信号定义，所以下面分析仅供参考：
num1和num2应该是连了两个电平敏感的按键，作为功能模式选择，按住num1时可调分钟定时，按住num2可调小时定时；调节的同时，计时仍在继续。
count2和countb分别是调节分钟和小时具体值的按键，按一下加一个数。
无论是否有手动调节，分钟amin和小时ahour都在向前走，溯源，其敏感信号是clk。
当小时ahour和分钟amin全部计满溢出（清零）后，LD_alart置1，闹铃响。

这个程序有个致命问题，小时和分钟之间没有进位关系，所以不能反映时间。

如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！

点此我要举报以上问答信息