永发信息网

Verilog HDL的问题: supplyX

答案:3  悬赏:10  手机版
解决时间 2021-04-02 22:51
  • 提问者网友:一抹荒凉废墟
  • 2021-04-02 01:55
Verilog HDL的问题: supplyX
最佳答案
  • 五星知识达人网友:duile
  • 2021-04-02 02:05
1、这两个数据类型定义应该是默认的,你不写它会有一个默认的电源和地,毕竟每个设计最后都需要定义的,最后生成版图的时候的电源和地应该是你定义的这个名字。
2、以前做工程时,一个数模混合仿真的工程,模拟的方针是需要加电源和地的,而将数字模块放入模拟模块时,如果没有电源和地的接口会产生很多警告,我们组的头,一个在美国的大牛,就会让我们加上电源和地。
这是个人理解,不对的地方请指正。
全部回答
  • 1楼网友:白昼之月
  • 2021-04-02 04:07
线网型
supply1用于对电源建模,即为高电平;
supply0用于对“地”建模,即为低电平。
  • 2楼网友:孤老序
  • 2021-04-02 03:05
驱动能力不一样
这个是为了区分 与逻辑 0 和1更广的表示范围
比如上拉 下拉 这个是比 0和1更强的驱动能力
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息,可以点下面链接进行举报!
点此我要举报以上问答信息
大家都在看
推荐资讯