影响CMOS电路的上升时间和下降时间的因素有哪些？为了提高速度，可以采用哪些措施？
答案:2 悬赏:70 手机版
解决时间 2021-01-27 17:32
- 提问者网友：沦陷
- 2021-01-26 22:09
影响CMOS电路的上升时间和下降时间的因素有哪些？为了提高速度，可以采用哪些措施？
最佳答案
- 五星知识达人网友：孤老序
- 2021-01-26 22:53
如果是指CMOS电路应用中的问题，则主要是考虑电路单元的输出电阻或电流驱动能力与后级负载电容的关系。
一般说来，CMOS电路的输出电阻都是几百欧姆量级，当后级电容比较大的时候，延迟就比较明显，解决方法是尽量减小后级输入电容、选择驱动能力强的电路类型，或者直接加驱动级。
一般说来，CMOS电路的输出电阻都是几百欧姆量级，当后级电容比较大的时候，延迟就比较明显，解决方法是尽量减小后级输入电容、选择驱动能力强的电路类型，或者直接加驱动级。
全部回答
- 1楼网友：青灯有味
- 2021-01-27 00:01
你好！
主要取决于与电路有关的杂散电容充、放电所需的时间，而管子本身导通和截止时电荷积累和消散的时间,提高元器件的精度
如果对你有帮助，望采纳。
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯