Error: D:/modelsim project/destination_test.v(10): near ",": expecting: ';'什么意思。

`timescale 1ns/1ns
module destination_test;
reg[6:0]set_dest=6'b100000;
reg[2:0]cut_floor;
wire[6:0]get_dest;
reg ce;
reg clk;
destination dest(set_dest,rst,ce,cur_Floor,get_dest);
initial
begin
#50 clk=1,ce=0;
#100 cut_floor=1,ce=0;
#100 cut_floor=2,ce=0;
#100 cut_floor=3,ce=0;
#100 cut_floor=4,ce=0;
#100 cut_floor=5,ce=0;
#100 cut_floor=6,ce=0;
#100 cut_floor=6,ce=1;
#100 cut_floor=5,ce=1;
#100 cut_floor=4,ce=1;
#100 cut_floor=3,ce=1;
#100 cut_floor=2,ce=1;
#100 cut_floor=1,ce=1;
end
always #50clk=~clk;
endmodule

#50 clk=1,ce=0;
不要用，用；

#50 clk=1,ce=0;将该句中的“，”改为“；” 再看看别人怎么说的。

如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！

点此我要举报以上问答信息