【vhdl和verilog的区别】用VHDL或VERILOG、ABLE描述8位D触发器逻辑
答案:2 悬赏:40 手机版
解决时间 2021-02-17 22:18
- 提问者网友：伴风望海
- 2021-02-17 12:56
【vhdl和verilog的区别】用VHDL或VERILOG、ABLE描述8位D触发器逻辑
最佳答案
- 五星知识达人网友：野慌
- 2021-02-17 13:32
全部回答
- 1楼网友：青尢
- 2021-02-17 14:14
谢谢了
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯