请大家帮个忙，我用verilog 实现一个带异步复位端和使能端的上升沿D触发器 ，编译不成功，请挑下错。。
答案:2 悬赏:20 手机版
解决时间 2021-02-05 21:35
- 提问者网友：沉默的哀伤
- 2021-02-05 10:37
请大家帮个忙，我用verilog 实现一个带异步复位端和使能端的上升沿D触发器 ，编译不成功，请挑下错。。
最佳答案
- 五星知识达人网友：往事埋风中
- 2021-02-05 12:06
always@(en or posedge clk or negedge reset)
不能既用电平触发又用边沿触发的。
不能既用电平触发又用边沿触发的。
全部回答
- 1楼网友：平生事
- 2021-02-05 13:20
编译不成功？？看起来没什么问题，系统提示什么错误了？
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯