用fpga产生各种频率的方波 ，xilinx V5的芯片，要产生频率范围250MHz到500MHz，步进1MHz的方波，求详解

用fpga产生各种频率的方波 ，xilinx V5的芯片，要产生频率范围250MHz到500MHz，步进1MHz的方波，求详解

这么高的频率不可能写出频率可变的方波，因为使用verilog只能对一个方波进行分频，而不能倍频。V5的片子跑到1G已经够高了，再高应该就不可能了，PLL生成1G的方波应该可以，但是1G的方波进行分频只能是2分频，4分频，6分频。。。。（如果不要求50%的占空比可以3分频，5分频。。。），也就是最多能出个500M.，333M，250M三个频率，要实现250M到500M以1M步进是不可能的，只能考虑模拟电路出波形。追问如果用分频电路来实现确实不现实，那如果用v5片内带的DCM，PLL的重配置功能如何实现，求PLL的重配置代码追答PLL输出频率后期是不可变更的，每变更一次都需要重新编译下载。除非是建立多个工程，每个工程对应几个频率，需要不同的频率下载不同的工程。
可以说这个要求数字电路不可实现，只能用模拟电路。

如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！

点此我要举报以上问答信息