请教DDR3的DQ，DQS电平如何约束

答案:1 悬赏:20 手机版

解决时间 2021-11-17 02:59

提问者网友：城市野鹿
2021-11-16 11:05

请教DDR3的DQ，DQS电平如何约束

最佳答案

五星知识达人网友：几近狂妄
2021-11-16 12:13

题主！

1、DQS是内存和内存控制器之间信号同步用的。
由DQ信号发出端发出DQS，信号接收端根据DQS的上、下沿来触发数据的接收。
简单点说，如果是从内存中读取信号，那么主板北桥（内存控制器）根据内存发出的DQS来判断在什么时候接收读出来的数据。如果是写的话，就正好相反，内存根据北桥发出的DQS来触发数据的接收。
DDR2每芯片有一个读、写双向的DQS，DDR3是有读和写两个DQS（2个DQS的好处是，不必等待DQS反向）。

2、是的。内核时钟*预读取位数*2=等效时钟频率。

希望我的回答对你有用。

我要举报

如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！

点此我要举报以上问答信息