如何生成Xilinx FPGA的Cadence 原理图库

答案:1 悬赏:20 手机版

解决时间 2021-01-27 17:28

提问者网友：沦陷
2021-01-27 01:45

最佳答案

五星知识达人网友：酒安江南
2021-01-27 02:51

对于Altera公司的FPGA来说，貌似都提供了现成的olb文件(这说明Altera在客户维持方面做得挺贴心的)，但经过仔细调研，发现Xilinx并不提供现成的的FPGA 原理图库。由于现在FPGA管脚数越来越多(多的达1000个以上)，一个一个地输入管脚名，简直是噩梦。而且，即使你很勤劳地把所有管脚都输入，也难保其中不会出错。所以，到勾狗上勾了两天，加上自己摸索，终于找到了一种相对来说比较便捷的方法。第1步：当然是到Xilinx的官网上下载所谓pin out 文件。比如说我下载了一个virtex2_pkgs_zip.zip文件，包含了V-II的所有型号FPGA的pin list。例如其中的2v500fg256就是我想要的。第2步：打开2v500fg256.txt，会看到其中的 Package Name 、Bank name,IO Type这三列信息很有用。新建一个excel表格，导入数据(文本文档格式)，将2v500fg256.txt导入。第3步：在capture中，选择file->new-> library。第4步：单击新建的library,选择new part from spread sheet. 你将会看到一个原理图管脚分配表第5步：将excel中的相关列的信息粘贴到该表中。到了这一步，就OK了。剩下的，就是一些小修小补的事情，原理图库就建好了。

我要举报

如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！

点此我要举报以上问答信息