FPGA与DSP相连时，FPGA上连接的DSP引脚应该设置为输入还是输出？？求大神指点！！
答案:2 悬赏:70 手机版
解决时间 2021-11-09 10:22
- 提问者网友：且恨且铭记
- 2021-11-09 00:54
FPGA与DSP相连时，FPGA上连接的DSP引脚应该设置为输入还是输出？？求大神指点！！
最佳答案
- 五星知识达人网友：詩光轨車
- 2021-11-09 01:59
输入、输出那要根据你的需要来设置。如果DSP引脚是输出，那么FPGA的管脚应该设置为输入。如果DSP的引脚是作为输入用，那么对应的FPGA管脚因设为输出。追问现在要要用Verilog写一个DSP配置的模块，这样写对不对?
module DSP_configuration (input 所有DSP输入引脚，)；
input 所有DSP输入引脚；
output 所有DSP输出引脚；
endmodule
DSP中如果有暂时还未用到的脚，但是连在FPGA上如何去设置它的状态？追答你的括号里怎么没定义输出，还是漏写了？
没有用的管脚可以在quartus里DEVICE 选项选择DEVICE and pins ,点UNUSED PIN设置成三态输入选项 （as input tri-stated)，默认选项。
module DSP_configuration (input 所有DSP输入引脚，)；
input 所有DSP输入引脚；
output 所有DSP输出引脚；
endmodule
DSP中如果有暂时还未用到的脚，但是连在FPGA上如何去设置它的状态？追答你的括号里怎么没定义输出，还是漏写了？
没有用的管脚可以在quartus里DEVICE 选项选择DEVICE and pins ,点UNUSED PIN设置成三态输入选项 （as input tri-stated)，默认选项。
全部回答
- 1楼网友：西风乍起
- 2021-11-09 03:16
FPGA和外围可编程器件连接时候，要特别注意，千万不能在FPGA 引脚设置成output时，用外部器件向这个引脚写数据，很可能造成FPGA的烧毁。
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯