我在Quartus上向RAM里写数据，ram是512KB，数据是1KB向里写的，一条指令是几个KB。比如我向ram里写了7kB的指令。这时地址为何不是06？地址06的数据也不是第七个指令？
因为我写完这条指令要作一标志。求高手指点。
Verilog 写RAM，高手请进，谢谢！
答案:2 悬赏:0 手机版
解决时间 2021-02-05 07:10
- 提问者网友：你给我的爱
- 2021-02-04 09:22
最佳答案
- 五星知识达人网友：迷人又混蛋
- 2021-02-04 10:22
仔细看看altera RAM的说明就可以了，RAM的控制挺简单的
全部回答
- 1楼网友：神鬼未生
- 2021-02-04 11:40
module ram_a(
input en,
input we,
input [7:0] addr,
input clk,
input [255:0] di,
output reg[255:0] do
);
reg[7:0] ram[255:0];
always@(posedge clk )
begin
if(en==1) begin
if(we)
ram
do<=4'b0000;
end
else if(we==1) begin
do<=di;
addr<=addr+5'b00001;
end
end
endmodule
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯