关于CMOS数字电路的输入输出之间串电阻的问题。
答案:3 悬赏:0 手机版
解决时间 2021-01-26 15:02
- 提问者网友：半生酒醒
- 2021-01-25 23:23
关于CMOS数字电路的输入输出之间串电阻的问题。
最佳答案
- 五星知识达人网友：老鼠爱大米
- 2021-01-26 00:33
1）CMOS数字电路涵盖范围很广，有简单的门电路、触发器，到复杂的MCU等等；
2）前后级是否直连，得看信号有什么样的处理要求，如需要简单延时，可加个电阻电容积分电路；
3）合理的电路设计（不限于你说的数字电路），有时会出现些看似可有可无，可彼可此电路，遇到这种情况时，没有孰优孰劣，只有侧重点不同，是技术的折中应用；
你的问题可能是你的理解有偏差，最好是有电路图看看追问大家回答的非常好！感谢大家！我做了个电路，从STC89C52RC的P1^6输出低电平0.4V通过20厘米长的杜邦线给74HC573第11脚(LE)来锁存（接口触点接触良好）。结果不能长时间锁住，万用表测11脚始终为稳定的0.4V。后来我11脚与地之间加了个100nF电容，好了。这是为什么？我想，加电容是不是有延时的弊端，11脚要滞后呀？如此，是不是在P1^6跳变后,追答这里更可能的是时序问题，而非电路问题；
对于74HC573，输入数据就绪后，锁存才能使能（LE=0）；
2）前后级是否直连，得看信号有什么样的处理要求，如需要简单延时，可加个电阻电容积分电路；
3）合理的电路设计（不限于你说的数字电路），有时会出现些看似可有可无，可彼可此电路，遇到这种情况时，没有孰优孰劣，只有侧重点不同，是技术的折中应用；
你的问题可能是你的理解有偏差，最好是有电路图看看追问大家回答的非常好！感谢大家！我做了个电路，从STC89C52RC的P1^6输出低电平0.4V通过20厘米长的杜邦线给74HC573第11脚(LE)来锁存（接口触点接触良好）。结果不能长时间锁住，万用表测11脚始终为稳定的0.4V。后来我11脚与地之间加了个100nF电容，好了。这是为什么？我想，加电容是不是有延时的弊端，11脚要滞后呀？如此，是不是在P1^6跳变后,追答这里更可能的是时序问题，而非电路问题；
对于74HC573，输入数据就绪后，锁存才能使能（LE=0）；
全部回答
- 1楼网友：逃夭
- 2021-01-26 02:26
电容不一定是100nF，电阻也不一定是10K
- 2楼网友：長槍戰八方
- 2021-01-26 01:48
您好：
这个确实要分情况，看不同电路，再决定要不要加电容滤波，还是直接电阻耦合。
1、一般来说长线传输要进行处理的，源端要加长线传输驱动，末端要加滤波，还要考虑信号完整性，决定是否要端接，一般先越长信号畸变越厉害，说白了长线是有感抗的特别是频率越高越明显，那么如果对信号质量有要求，就不要线太长，这时加电容滤波也不行；
2、如果对信号边沿有要求，特别是触发信号，那么是不建议加电容滤波的，加电容会影响边沿使沿变缓，那么这时就直接耦合就好了（或串电阻），但这时不要线太长；
3、还要根据信号的频率去layout，高频要注意干扰处理，这时如果对边沿速率要求不高可以加电容滤波。
先简单说这几点吧，当然这个也不是一两句话能聊明白的，需要在实践中不断摸索，遇到问题可以发出来求助。
这个确实要分情况，看不同电路，再决定要不要加电容滤波，还是直接电阻耦合。
1、一般来说长线传输要进行处理的，源端要加长线传输驱动，末端要加滤波，还要考虑信号完整性，决定是否要端接，一般先越长信号畸变越厉害，说白了长线是有感抗的特别是频率越高越明显，那么如果对信号质量有要求，就不要线太长，这时加电容滤波也不行；
2、如果对信号边沿有要求，特别是触发信号，那么是不建议加电容滤波的，加电容会影响边沿使沿变缓，那么这时就直接耦合就好了（或串电阻），但这时不要线太长；
3、还要根据信号的频率去layout，高频要注意干扰处理，这时如果对边沿速率要求不高可以加电容滤波。
先简单说这几点吧，当然这个也不是一两句话能聊明白的，需要在实践中不断摸索，遇到问题可以发出来求助。
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯