用Verilog写的ROM存储器里面有memory类型变量在Modelsim里面仿真时看不见是怎么回事？求高手指点。谢谢
答案:4 悬赏:70 手机版
解决时间 2021-02-18 18:45
- 提问者网友：王者佥
- 2021-02-18 12:21
用Verilog写的ROM存储器里面有memory类型变量在Modelsim里面仿真时看不见是怎么回事？求高手指点。谢谢
最佳答案
- 五星知识达人网友：掌灯师
- 2021-02-18 13:35
是不是没有把这个memory定义成端口，要定义成输入或者输出，然后在测试文件中例化，就可以看见了。
全部回答
- 1楼网友：撞了怀
- 2021-02-18 16:25
要设置成端口
再看看别人怎么说的。
- 2楼网友：躲不过心动
- 2021-02-18 15:32
这是一个计数器的verilog程序 module counter10(clk,q); input clk; `timescale 1ns/1ns，前一个表示你在tb里头写的数字的单位，后一个表示仿真
- 3楼网友：千杯敬自由
- 2021-02-18 14:38
Step1：关闭所有modelsim窗口。
Step2：把安装目录或者用户根目录下.modelsim文件删掉，重启modelsim。
Step3：在modelsim图形界面中的Windows下拉菜单中点击reset。
Step4：看一下调用库里面的memory模型能看到不，如果可见就在检查一次代码。
Step5：还不行？
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯