vhdl中信号和变量在描述和使用时有哪些主要区别
答案:1 悬赏:80 手机版
解决时间 2021-11-10 20:10
- 提问者网友：温旧梦泪无声
- 2021-11-10 09:50
vhdl中信号和变量在描述和使用时有哪些主要区别
最佳答案
- 五星知识达人网友：一袍清酒付
- 2021-11-10 09:57
2、符号不同：变量：= 信号 <=延时：变量无延时 信号有延时位置：娈量在PROCESS 信号ARCHITECTUUE SIGNAL BEGIN 信号可以是全局量，只要在构造体中已定义，那么构造体内的所有地方都可以使用；变量是局部量，只能在进程、子程序中定义和使用。如果将结果带出外部，则必须将变量付给一个信号量才行。
采纳哦
采纳哦
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯