跪求SPI串行总线的verilog实现的代码，要有testbench。 谢谢啦
答案:2 悬赏:0 手机版
解决时间 2021-03-09 12:47
- 提问者网友：你给我的爱
- 2021-03-08 20:50
跪求SPI串行总线的verilog实现的代码，要有testbench。 谢谢啦
最佳答案
- 五星知识达人网友：山河有幸埋战骨
- 2021-03-08 21:48
我要是有分，我也下载了
全部回答
- 1楼网友：纵马山川剑自提
- 2021-03-08 23:14
用在modelsim仿真里边，test bench就是做一个模拟的输入，来验证设计的电路是否正确，推荐看一下《设计与验证verilog hdl》
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯