VHDL 报错 error 10568！！！
答案:1 悬赏:70 手机版
解决时间 2021-04-05 16:59
- 提问者网友：爱唱彩虹
- 2021-04-05 12:31
VHDL 报错 error 10568！！！
最佳答案
- 五星知识达人网友：行雁书
- 2021-04-05 13:20
你在定义p_in的时候是in std_logic_vector(4 downto 0)，即这个端口只能作输入，不能作输出，更不能对其进行赋值，这一点和计算机上的编程语言很不一样，它在电路中仅仅相当于是一个输入用的引脚。
改正方法有两个：
1、将in改为buffer,这样此端口可以进行赋值，但不能作输出
2、将in改为inout这样既可作输入又可作输出
改正方法有两个：
1、将in改为buffer,这样此端口可以进行赋值，但不能作输出
2、将in改为inout这样既可作输入又可作输出
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯