我有一块EPM240GT100C5的CPLD板子，上面有一个晶振的，因为在设计中要用到一个时钟信号，在程序中怎么才能产生一个固定频率的时钟信号？
谢谢啦
刚才问错了，应该是问怎么输出固定脉冲数的时钟信号？
在CPLD程序设计中怎么产生一个时钟信号？
答案:2 悬赏:0 手机版
解决时间 2021-02-21 23:45
- 提问者网友：记得曾经
- 2021-02-21 19:22
最佳答案
- 五星知识达人网友：酒者煙囻
- 2021-02-21 19:51
假设你板子上的时钟是24MHz，在原理图上会有像CLK0 之类的接口，只要将CKLO绑定到你的模块上的时钟端口就行了。你还可以通过分频模块将24MHz分成其他时钟频率。
全部回答
- 1楼网友：掌灯师
- 2021-02-21 20:20
你好！
通过定义GCLK0--4做时钟输入脚，然后引脚绑定到外部即可。
如有疑问，请追问。
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯