FPGA/CPLD设计无复位输入，内部寄存器初值是怎样的
答案:2 悬赏:20 手机版
解决时间 2021-01-28 14:38
- 提问者网友：难遇难求
- 2021-01-27 23:39
FPGA/CPLD设计无复位输入，内部寄存器初值是怎样的
最佳答案
- 五星知识达人网友：雪起风沙痕
- 2021-01-28 00:41
默认是零。
如果verilog里这样声明:reg a = 1;
那么上电就是1.
如果verilog里这样声明:reg a = 1;
那么上电就是1.
全部回答
- 1楼网友：酒醒三更
- 2021-01-28 02:14
因为一般是SRAM结构， 所以，初始配置化时sram统统被赋初值
再看看别人怎么说的。
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯