verilog 如何讲一个模块的输出变成另一个模块的输入
答案:1 悬赏:0 手机版
解决时间 2021-11-27 05:53
- 提问者网友：浪荡绅士
- 2021-11-26 15:08
verilog 如何讲一个模块的输出变成另一个模块的输入
最佳答案
- 五星知识达人网友：老鼠爱大米
- 2021-11-26 15:18
使用WIRE关键词，
module sys(a,b,c,d);
input a,b;
output c,d;
wire e;
m1 u1(.a(a),.b(b),.e(e));
m2 u2(.e(e),).c(c),.d(d));
这样通过e线就把m1和m2模块连起来了
module sys(a,b,c,d);
input a,b;
output c,d;
wire e;
m1 u1(.a(a),.b(b),.e(e));
m2 u2(.e(e),).c(c),.d(d));
这样通过e线就把m1和m2模块连起来了
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯