关于VHDL和Verilog的区别
答案:1 悬赏:70 手机版
解决时间 2021-11-12 18:19
- 提问者网友：浮克旳回音
- 2021-11-12 06:32
关于VHDL和Verilog的区别
最佳答案
- 五星知识达人网友：鱼忧
- 2021-11-12 07:54
Verilog HDL更适合于底层（物理层）描述，VHDL则较适合于系统描述，比Verilog HDL更抽象一些。Verilog HDL更像C，VHDL更像PASCAL。所以，如果有C的基础，Verilog HDL更容易入手。
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯