请教：verilog分频中为什么要有一个rst的输入控制信号
答案:2 悬赏:0 手机版
解决时间 2021-11-22 11:34
- 提问者网友：夢醒日落
- 2021-11-22 08:24
请教：verilog分频中为什么要有一个rst的输入控制信号
最佳答案
- 五星知识达人网友：归鹤鸣
- 2021-11-22 08:56
rst信号的作用就是复位，使得分频时钟clk_odd在fpga或cpld的复位过程中保持为0状态，不会形成时钟脉冲信号， 从而防止了由clk_odd驱动的电路产生误触发。这是一种可靠性的做法，并不一定非得要有rst信号，当然，如果没有rst复位信号，那么你得保持在复位过程中，由clk_odd驱动的信号值不会影响其他电路，与其这么麻烦，还不如加个复位信号复位省心呢！
全部回答
- 1楼网友：动情书生
- 2021-11-22 10:21
当然，rst相当于能使复位作用，肯定不能少撒，学习这个你要和数电的相关知识联系起来1
这方面的program你看多了自然就有思路了。
这方面的program你看多了自然就有思路了。
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯