vhdl 语法疑问: 时钟clk的上升沿和下降沿时候,rdy信号为'1'

if rising_edge(clk) or falling_edge(clk) then
rdy <='1';
end if;

除了这种写法还有哪一种?

if clk'event then
rdy<='1';
end if;
时钟变动的时候rdy为1

不明白啊 = =！

如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！

点此我要举报以上问答信息