dft compiler 扫描链 会修改bsdl吗

dft compiler 扫描链 会修改bsdl吗

〓 Physical Compiler 　　Physical Compiler?解决0.18微米以下工艺技术的IC设计环境，是Synopsys物理综合 流程的最基本的模块，它将综合、布局、布线集成于一体，让RTL设计者可以在最短的时间 内得到性能最高的电路。 通过集成综合算法、布局算法和布线算法。在RTL到GDS II的设 计流程中，Physical Compiler向设计者提供了可以确保即使是最复杂的IC设计的性能预估 性和时序收敛性。 〓 Clocktree Compiler 　　ClockTree Compiler是嵌入于Physical Compiler的工具，它帮助设计者解决深亚微米 IC设计中时钟树的时序问题。它不仅能够简化设计流程，而且可以极大的提高时钟树的质 量：对于插入延时有5％－20％的改进，对时钟偏移有5％－10％的改进。 〓 DC-Expert 　　DC得到全球60多个半导体厂商、380多个工艺库的支持。据最新Dataquest的统计，Sy nopsys的逻辑综合工具占据91%的市场份额。DC是十二年来工业界标准的逻辑综合工具，也 是Synopsys最核心的产品。它使IC设计者在最短的时间内最佳的利用硅片完成设计。它根 据设计描述和约束条件并针对特定的工艺库自动综合出一个优化的门级电路。它可以接受 多种输入格式，如硬件描述语言、原理图和网表等，并产生多种性能报告，在缩短设计时 间的同时提高设计性能。 〓 DC Ultra 　　对于当今所有的IC设计，DC Ultra? 是可以利用的最好的综合平台。它扩展了DC Exp ert的功能，包括许多高级的综合优化算法，让关键路径的分析和优化在最短的时间内完成 。在其中集成的Module Compiler数据通路综合技术， DC Ultra利用同样的VHDL/Verilog 流程，能够创造处又快又小的电路。 〓 DFT Compiler 　　DFT Compiler提供独创的“一遍测试综合”技术和方案。它和Design Compiler 、Ph ysical Compiler系列产品集成在一起的，包含功能强大的扫描式可测性设计分析、综合和 验证技术。DFT Compiler可以使设计者在设计流程的前期，很快而且方便的实现高质量的 测试分析，确保时序要求和测试覆盖率要求同时得到满足。DFT Compiler同时支持RTL级、 门级的扫描测试设计规则的检查，以及给予约束的扫描链插入和优化，同时进行失效覆盖 的分析。

如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！

点此我要举报以上问答信息