FPGA输入的时钟信号必须是方波么，正弦波会有影响么。有办法用晶振给FPGA做一个时钟么？
答案:2 悬赏:0 手机版
解决时间 2021-03-09 02:03
- 提问者网友：椧運幽默
- 2021-03-08 13:57
FPGA输入的时钟信号必须是方波么，正弦波会有影响么。有办法用晶振给FPGA做一个时钟么？
最佳答案
- 五星知识达人网友：孤老序
- 2021-03-08 14:52
可以的，很多都是用有源晶振做输入的，输出就是正弦波。
全部回答
- 1楼网友：西岸风
- 2021-03-08 16:09
用Quartus的testbench芯片都有固定的几个脚接时钟输入的，只能用作软件调试。
产生激励信号测试其他的模块。一般块开发板上晶振输入接脚是固定的，属于测
试程序，Location的下拉菜单里会看到有Dedicated Clock，在Pin
Assignment的时候，说明引脚可以接时钟输入.
产生激励信号测试其他的模块。一般块开发板上晶振输入接脚是固定的，属于测
试程序，Location的下拉菜单里会看到有Dedicated Clock，在Pin
Assignment的时候，说明引脚可以接时钟输入.
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯