上拉电阻是什么意思
答案:1 悬赏:70 手机版
解决时间 2021-01-03 19:44
- 提问者网友：萌卜娃娃
- 2021-01-03 16:52
上拉电阻是什么意思
最佳答案
- 五星知识达人网友：青尢
- 2021-01-03 17:26
问题一：上拉电阻和下拉电阻是什么意思 一、上拉电阻：将一个不确定的信号，通过一个电阻与电源VCC相连，固定在高电平。
作用：上拉是对器件注入电流；灌电流；当一个接有上拉电阻的IO端口设置为输入状态时，它的常态为高电平。
二、下拉电阻：将一个不确定的信号，通过一个电阻与地GND相连，固定在低电平。
作用：下拉是从器件输出电流；拉电流。当一个接有下拉电阻的IO端口设置为输入状态时，它的常态为低电平。
上拉电阻和下拉电阻2者共同的作用是：避免电压的“悬浮”，造成电路的不稳定。问题二：通俗的说下什么是上拉和下拉电阻，为什么叫上拉下拉？是什么作用？ 上拉下拉，就是将电平拉高 或者拉低；
上拉就是接电阻接高电平，
下拉就是接个电阻接低电平；
作用就是，比如上拉，你从外面发来一个电平，但是不是标准的高电平或者低电平，上拉电阻就可以直接上拉为高电平（钳位）；低电平也是一样，下拉为低电平；问题三：上拉电阻和下拉电阻分别是什么意思，解释通俗易懂一点 所谓上，就是指高电平；所谓下，是指低电平。上拉，就是通过一个电阻将信号接电源，一般用于时钟信号数据信号等。下拉，就是通过一个电阻将信号接地，一般用于保护信号。
这是根据电路需要设计的，主要目的是为了防止干扰，增加电路的稳定性。
假如没有上拉，时钟和数据信号容易出错，毕竟，CPU的功率有限，带很多BUS线的时候，提供高电平信号有些吃力。而一旦这些信号被负载或者干扰拉下到某个电压下，CPU无法正确地接收信息和发出指令，只能不断地复位重启。
假如没有下拉，保护电路极易受到外界干扰，使CPU误以为被保护对象出问题而采取保护动作，导致误保护。
上拉下拉，要根据电路要求来设置。问题四：通俗的说下什么是上拉和下拉电阻，为什么叫上拉下拉？是什么作用？ OC门电路内部输出端是悬空的，输出为“1”时实际就相当于把“输出对地开关断开”，这样显得对地“悬空”了，但无法保证输出是高电平，因此需要外加电阻挂到高电平上，这个外加电阻就是上拉电阻、示意把输出电平往上拉到高电平。
对门电路的多余输入，可以并联，但不能一概“悬空”“接地”，因为这样会带来干扰或增加内耗。为确保该点电位符合要求，也可外加电阻，使输出为“0”，该电阻又称下拉电阻。问题五：什么叫上拉电阻，下拉电阻，有什么作用？何时采用 有的电路节点的电压并不能明确知道他是高电平或者低电平，而上下拉电阻就是为了保证某个电路节点在稳态下保持高电平或低电平，上下拉电阻一般用10K左右的数值，上拉一般接电压，下拉一般接地
而限流电阻主要是用于保护和该电阻串联的某个器件，使该器件不会因为电流过大而烧毁问题六：上拉电阻的作用 1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。2、OC门电路必须使用上拉电阻，以提高输出的高电平值。3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。问题七：什么是上拉电阻和下拉电阻，各有什么作用 上拉电阻与下拉电阻是用来确定数字电路中常态的高低电平，若没有这些电阻，端口可能出现界于高低电平之间的电压，这样非常不稳定，所以有些端口即使不用也要接高电平或低电平，以确保工作稳定问题八：上拉电阻是什么电阻？有什么作用？ 在很多单片机电路中，其I/O管脚检测信号是以高、低电平来判断是否有信号变化的，比如5V为高电平；0V为低电平。那么这些管脚如果不接上拉电阻的话，其电平信号就可能是随机的了，0V~5V之间不一定是什么状态，这样的话单片机就不能正确地判断是不是有信号电平变化了。因此给I/O管脚上接一个上拉电阻使它的检测信号由不确定电平状态拉到5V电平，单片机就能准确地判断是不是有信号变化了。同理，还有下拉电阻，把不确定电平状态拉到0憨，使系统更加稳定。问题九：什么是上拉电阻，什么是下拉电阻 上拉电阻就是把引脚的电平拉高（往上拉），那电阻一端接在电源VCC上，另一端接在引脚上。
下拉电阻就是把引脚的电平拉低（往下拉），那电阻一端接在地GND上，另一端接在引脚上。问题十：谁能用最通俗的需要解释一下什么叫上拉电阻，怎么选择其阻值 不建议太通俗，这个问题需要了解本质一点有助于你后面的应用。
上拉电阻也就是拉到电源上的电阻，但不是所有IO口都采用。
如果是输入口的上拉：那是因为输入口往往是高阻态，例如MOS管的栅极等，如果没有默认一个上拉电阻，其状态可能是不确定的，并且容易受到静电等损害，这时候，上拉（或者下拉）电阻的阻值10K-100k一般都可以，因为基本没有电流需求。
如果是输出口的上拉，往往就是类似LM393比较器的输出口，因为它是开漏输出（这个是一定要了解的结构），基本上说这个IO口结构特定是:输出低电平可以拉低，但是输出高电平只能呈现高阻态，也就是开关管截止，这时候就需要一个上拉电阻，使得输出高电平，并且具有一定的驱动能力。这个上拉电阻取值越小，驱动能力就越大（但是不能过大）。通常上拉电阻1k-100k都有取值。
以393为例，电阻值如果要取小，不应使得比较器输出低电平的时候 电流值(上拉电源电压/电阻值) 大于其Output sink current参数，因为低电平的时候，电流直接通过电源经过电阻流进IO口，这个电流值的限制就限制了上拉电阻的最小值。而上拉电阻的最大值受限于，当你要输出高电平又要带动一定负载的时候，如果上拉电阻阻值过大，那么负载能够得到的电流就会很小。计算的话如果不清楚的话再问吧，不然嫌我啰嗦啦。
作用：上拉是对器件注入电流；灌电流；当一个接有上拉电阻的IO端口设置为输入状态时，它的常态为高电平。
二、下拉电阻：将一个不确定的信号，通过一个电阻与地GND相连，固定在低电平。
作用：下拉是从器件输出电流；拉电流。当一个接有下拉电阻的IO端口设置为输入状态时，它的常态为低电平。
上拉电阻和下拉电阻2者共同的作用是：避免电压的“悬浮”，造成电路的不稳定。问题二：通俗的说下什么是上拉和下拉电阻，为什么叫上拉下拉？是什么作用？ 上拉下拉，就是将电平拉高 或者拉低；
上拉就是接电阻接高电平，
下拉就是接个电阻接低电平；
作用就是，比如上拉，你从外面发来一个电平，但是不是标准的高电平或者低电平，上拉电阻就可以直接上拉为高电平（钳位）；低电平也是一样，下拉为低电平；问题三：上拉电阻和下拉电阻分别是什么意思，解释通俗易懂一点 所谓上，就是指高电平；所谓下，是指低电平。上拉，就是通过一个电阻将信号接电源，一般用于时钟信号数据信号等。下拉，就是通过一个电阻将信号接地，一般用于保护信号。
这是根据电路需要设计的，主要目的是为了防止干扰，增加电路的稳定性。
假如没有上拉，时钟和数据信号容易出错，毕竟，CPU的功率有限，带很多BUS线的时候，提供高电平信号有些吃力。而一旦这些信号被负载或者干扰拉下到某个电压下，CPU无法正确地接收信息和发出指令，只能不断地复位重启。
假如没有下拉，保护电路极易受到外界干扰，使CPU误以为被保护对象出问题而采取保护动作，导致误保护。
上拉下拉，要根据电路要求来设置。问题四：通俗的说下什么是上拉和下拉电阻，为什么叫上拉下拉？是什么作用？ OC门电路内部输出端是悬空的，输出为“1”时实际就相当于把“输出对地开关断开”，这样显得对地“悬空”了，但无法保证输出是高电平，因此需要外加电阻挂到高电平上，这个外加电阻就是上拉电阻、示意把输出电平往上拉到高电平。
对门电路的多余输入，可以并联，但不能一概“悬空”“接地”，因为这样会带来干扰或增加内耗。为确保该点电位符合要求，也可外加电阻，使输出为“0”，该电阻又称下拉电阻。问题五：什么叫上拉电阻，下拉电阻，有什么作用？何时采用 有的电路节点的电压并不能明确知道他是高电平或者低电平，而上下拉电阻就是为了保证某个电路节点在稳态下保持高电平或低电平，上下拉电阻一般用10K左右的数值，上拉一般接电压，下拉一般接地
而限流电阻主要是用于保护和该电阻串联的某个器件，使该器件不会因为电流过大而烧毁问题六：上拉电阻的作用 1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。2、OC门电路必须使用上拉电阻，以提高输出的高电平值。3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。问题七：什么是上拉电阻和下拉电阻，各有什么作用 上拉电阻与下拉电阻是用来确定数字电路中常态的高低电平，若没有这些电阻，端口可能出现界于高低电平之间的电压，这样非常不稳定，所以有些端口即使不用也要接高电平或低电平，以确保工作稳定问题八：上拉电阻是什么电阻？有什么作用？ 在很多单片机电路中，其I/O管脚检测信号是以高、低电平来判断是否有信号变化的，比如5V为高电平；0V为低电平。那么这些管脚如果不接上拉电阻的话，其电平信号就可能是随机的了，0V~5V之间不一定是什么状态，这样的话单片机就不能正确地判断是不是有信号电平变化了。因此给I/O管脚上接一个上拉电阻使它的检测信号由不确定电平状态拉到5V电平，单片机就能准确地判断是不是有信号变化了。同理，还有下拉电阻，把不确定电平状态拉到0憨，使系统更加稳定。问题九：什么是上拉电阻，什么是下拉电阻 上拉电阻就是把引脚的电平拉高（往上拉），那电阻一端接在电源VCC上，另一端接在引脚上。
下拉电阻就是把引脚的电平拉低（往下拉），那电阻一端接在地GND上，另一端接在引脚上。问题十：谁能用最通俗的需要解释一下什么叫上拉电阻，怎么选择其阻值 不建议太通俗，这个问题需要了解本质一点有助于你后面的应用。
上拉电阻也就是拉到电源上的电阻，但不是所有IO口都采用。
如果是输入口的上拉：那是因为输入口往往是高阻态，例如MOS管的栅极等，如果没有默认一个上拉电阻，其状态可能是不确定的，并且容易受到静电等损害，这时候，上拉（或者下拉）电阻的阻值10K-100k一般都可以，因为基本没有电流需求。
如果是输出口的上拉，往往就是类似LM393比较器的输出口，因为它是开漏输出（这个是一定要了解的结构），基本上说这个IO口结构特定是:输出低电平可以拉低，但是输出高电平只能呈现高阻态，也就是开关管截止，这时候就需要一个上拉电阻，使得输出高电平，并且具有一定的驱动能力。这个上拉电阻取值越小，驱动能力就越大（但是不能过大）。通常上拉电阻1k-100k都有取值。
以393为例，电阻值如果要取小，不应使得比较器输出低电平的时候 电流值(上拉电源电压/电阻值) 大于其Output sink current参数，因为低电平的时候，电流直接通过电源经过电阻流进IO口，这个电流值的限制就限制了上拉电阻的最小值。而上拉电阻的最大值受限于，当你要输出高电平又要带动一定负载的时候，如果上拉电阻阻值过大，那么负载能够得到的电流就会很小。计算的话如果不清楚的话再问吧，不然嫌我啰嗦啦。
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯