verilog怎样获得系统时间？非：$time和$realtime。
答案:2 悬赏:0 手机版
解决时间 2021-01-26 15:41
- 提问者网友：皆是孤独
- 2021-01-26 07:45
verilog怎样获得系统时间？非：$time和$realtime。
最佳答案
- 五星知识达人网友：酒醒三更
- 2021-01-26 08:33
在VCS的命令行加上+SEED，然后再MAKEFILE将SEED变量设为系统时间好像是可以的
全部回答
- 1楼网友：蕴藏春秋
- 2021-01-26 09:45
real 显然是不可综合的，如果你用在tb上还可以，但要综合，肯定编译不过。
一般寄存器申明只有 reg，你想，如果是一个浮点数，硬件怎么去实现呢？
verilog即可以做硬件的描述，同时也可以搭建tb做验证。
里面说支持是在tb上支持的
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯