verilog 里面,always和always@(*)有区别吗?
答案:1 悬赏:30 手机版
解决时间 2021-07-31 16:18
- 提问者网友:原来太熟悉了会陌生
- 2021-07-31 00:00
verilog 里面,always和always@(*)有区别吗?
最佳答案
- 五星知识达人网友:野味小生
- 2021-07-31 00:39
1.always@后面内容是敏感变量,always@(*)里面的敏感变量为*,意思是说敏感变量由综合器根据always里面的输入变量自动添加,不用自己考虑.2.如果没有@,那就是不会满足特定条件才执行,而是执行完一次后立马执行下一次,一直重复执行,比如testbench里面产生50Mhz的时钟就(假设时间尺度是1ns)可以写成 always #20 CLK_50Mhz = CLK_50Mhz;
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息,可以点下面链接进行举报!
点此我要举报以上问答信息
大家都在看
推荐资讯