为什么FPGA引脚全都输出高电平
答案:1 悬赏:0 手机版
解决时间 2021-12-31 18:50
- 提问者网友：轮囘Li巡影
- 2021-12-31 04:51
为什么FPGA引脚全都输出高电平
最佳答案
- 五星知识达人网友：旧脸谱
- 2021-12-31 05:50
FPGA的GPIO在上电复位期间，应当保持高阻/三态状态。就是说如果你外面有适当的下拉，你是看不到这些复位时的高电平的，所以必要时可在硬件上做些调整。 还有接FPGA的那个需要保持数据的外设，大概不是什么总线设备吧，否则不可能对这种现象敏感
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯