verilog编程，顶层模块调用中间层模块的问题。
答案:1 悬赏:70 手机版
解决时间 2021-03-04 01:24
- 提问者网友：箛茗
- 2021-03-03 16:49
verilog编程，顶层模块调用中间层模块的问题。
最佳答案
- 五星知识达人网友：天凉才是好个秋
- 2021-03-03 17:58
底层模块没有这些接口追问module mol1(a1,a2,a3,a4)
input [15:0]a1,a2,a3;
output [15:0] a4;
可是已经定义过了呀？追答你写的是al （L）不是a1
input [15:0]a1,a2,a3;
output [15:0] a4;
可是已经定义过了呀？追答你写的是al （L）不是a1
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯