verilog module 实例引用需要重命名吗
答案:2 悬赏:10 手机版
解决时间 2021-03-03 12:17
- 提问者网友：一抹荒凉废墟
- 2021-03-03 07:05
verilog module 实例引用需要重命名吗
最佳答案
- 五星知识达人网友：长青诗
- 2021-03-03 08:25
实例模块都是要给一个名字的，但你可以给和模块相同的名字
一般不推荐这么做，因为有些模块会例化多次，通常例化的名字是根据模块名拓展的
例如一个模块叫 clk_gen
例化时可以 clk_gen clk_gen_inst
一般不推荐这么做，因为有些模块会例化多次，通常例化的名字是根据模块名拓展的
例如一个模块叫 clk_gen
例化时可以 clk_gen clk_gen_inst
全部回答
- 1楼网友：一秋
- 2021-03-03 09:31
不用
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯