设计时序逻辑电路时,无效状态的输出通常指定为
答案:2 悬赏:80 手机版
解决时间 2021-03-03 08:09
- 提问者网友：城市野鹿
- 2021-03-02 10:27
设计时序逻辑电路时,无效状态的输出通常指定为
最佳答案
- 五星知识达人网友：一叶十三刺
- 2021-03-02 11:23
我帮忙列个大纲.
全部回答
- 1楼网友：猎心人
- 2021-03-02 12:54
时序电路是一种输出不仅与当前的输入有关，而且与其输出状态的原始状态有关。这提选择c。因为译码器是组合逻辑电路。
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯