用Verilog HDL语言设计带异步清0(低电平有效)、异步置1(高电平有效)、时钟使能(高电平有效)的D触发器。
答案:1 悬赏:70 手机版
解决时间 2021-02-12 06:32
- 提问者网友：我的未来我做主
- 2021-02-12 00:51
用Verilog HDL语言设计带异步清0(低电平有效)、异步置1(高电平有效)、时钟使能(高电平有效)的D触发器。
最佳答案
- 五星知识达人网友：蕴藏春秋
- 2021-02-12 01:20
如下，该D触发器输入为clk，rst_n，set，d。输出为q
module d_flipflop (input clk , input rst_n , input set , input d , output reg q);
always @ (posedge clk or negedge rst_n or posedge set) begin
if (~rst_n) q <= 1'b0;
else if (set) q <= 1'b1;
else q <= d;
end
endmodule追问使能端呢？
module d_flipflop (input clk , input rst_n , input set , input d , output reg q);
always @ (posedge clk or negedge rst_n or posedge set) begin
if (~rst_n) q <= 1'b0;
else if (set) q <= 1'b1;
else q <= d;
end
endmodule追问使能端呢？
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯