verilog中跨时钟怎么握手

答案:2 悬赏:70 手机版

解决时间 2021-02-13 02:35

提问者网友：呐年旧曙光
2021-02-12 22:38

verilog中跨时钟怎么握手

最佳答案

五星知识达人网友：我住北渡口
2021-02-12 23:12

时钟频率不高的话可以用寄存器打几拍。但是为了时序好，建议所有都用fifo。

全部回答

1楼网友：平生事
2021-02-12 23:45

这是时钟域的问题，得看你的几个时钟的关系如何，比如你的两个时钟是由同一个时钟源分频出来的（也就是两个时钟有频率和相位的固定关系），那么是可以直接用的；如果你的两个时钟是异步的（就是频率和相位都没有关系），那么你需要先进行同步化处理之后，两个模块的信号才能交互。如果是简单的单bit信号，直接打两拍之后就可用了；如果是cpu和一个芯片传输数据，时钟频率没有关系，那么从cpu传进来的数据就需要进行同步化处理，比如交互是由一个片选cs和使能rw_en信号控制的，那么就需要将rw_en信号延迟两拍，取得rw_en信号的跳变边沿，然后cpu传输的数据都在这个边沿进行传输就可以了基本的思想是这样的，具体的电路是在这种思想上生成的。

我要举报

如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！

点此我要举报以上问答信息