verilog 二维数组是如何初始化的啊？
答案:4 悬赏:30 手机版
解决时间 2021-04-04 20:11
- 提问者网友：温柔港
- 2021-04-04 17:20
verilog 二维数组是如何初始化的啊？
最佳答案
- 五星知识达人网友：独行浪子会拥风
- 2021-04-04 18:08
module test(
input wire rst_n // Reset, Active Low
,input wire clk
//
// Add other inputs and outputs here
//
);
integer k;
parameter n = 10; // set the value of n here
reg signed [20:0] e[0:n-1];
always @(posedge clk or negedge rst_n) begin
if(~rst_n) begin
for(k=0;k
else begin
// change the value of e here normally
end
end
endmodule
input wire rst_n // Reset, Active Low
,input wire clk
//
// Add other inputs and outputs here
//
);
integer k;
parameter n = 10; // set the value of n here
reg signed [20:0] e[0:n-1];
always @(posedge clk or negedge rst_n) begin
if(~rst_n) begin
for(k=0;k
else begin
// change the value of e here normally
end
end
endmodule
全部回答
- 1楼网友：污到你湿
- 2021-04-04 20:45
你说的二维数组实际上是一个memory类型的变量，verilog里是没有数组的。这个有很多方式，楼上的方法可以，可以用initial. 还可以用文件来初始化：$readmemb 或 $readmemh。看你想干什么用，设计的时候要对应硬件模型
- 2楼网友：独钓一江月
- 2021-04-04 19:59
你说的这种情况我在前几天的毕设中也遇到过,这种情况只能用fpga中的寄存器或者RAM块来实现.
具体的话,你说的这种定义是不可行的,可以参考上面几位说的用lpm_rom ip核来实现--就是在FPGA中实现一个订制ROM或者RAM,选用哪种看实际情况.像你这种算法处理的话应该用RAM来反复进行算法的计算.
还有一点需要注意的是FPGA实现算法尽量用流水线来实现.因为FPGA的寄存器资源有限.数据的反复计算再存储可能需要大量的寄存器,这样可能造成实现困难,解决方法要看你实现的算法能不能进行一些优化.比如像FFTip里用到的一个小技巧一组数据计算后又存到原来的寄存器组中.
自己的一点小经验希望能帮到你
具体的话,你说的这种定义是不可行的,可以参考上面几位说的用lpm_rom ip核来实现--就是在FPGA中实现一个订制ROM或者RAM,选用哪种看实际情况.像你这种算法处理的话应该用RAM来反复进行算法的计算.
还有一点需要注意的是FPGA实现算法尽量用流水线来实现.因为FPGA的寄存器资源有限.数据的反复计算再存储可能需要大量的寄存器,这样可能造成实现困难,解决方法要看你实现的算法能不能进行一些优化.比如像FFTip里用到的一个小技巧一组数据计算后又存到原来的寄存器组中.
自己的一点小经验希望能帮到你
参考资料：FPGA verilog语法 eda
- 3楼网友：老鼠爱大米
- 2021-04-04 19:16
您说的二维数组在verilog中表示一个储存器，ram或rom。
建立这个储存器两种初始化方法一种就是：有规律的数据用for是可以赋值的
但是如果是很多无规律的数据需要您建立lpm_rom，并将数据写入.mif文件后加载到rom中，
欢迎追问。
建立这个储存器两种初始化方法一种就是：有规律的数据用for是可以赋值的
但是如果是很多无规律的数据需要您建立lpm_rom，并将数据写入.mif文件后加载到rom中，
欢迎追问。
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯