fpga中怎么实现小于一个时钟周期的延时
答案:2 悬赏:20 手机版
解决时间 2021-03-04 09:47
- 提问者网友：欲望失宠
- 2021-03-04 00:23
fpga中怎么实现小于一个时钟周期的延时
最佳答案
- 五星知识达人网友：duile
- 2021-03-04 01:00
有赋值符号 <= 就可以了，这个符号是延迟一个时钟的。而 = 是不延迟的。
module(clk,i,0);
input clk,i;
output 0;
always @(posedge clk)
begin
0<=i;
end
endmodule
module(clk,i,0);
input clk,i;
output 0;
always @(posedge clk)
begin
0<=i;
end
endmodule
全部回答
- 1楼网友：一袍清酒付
- 2021-03-04 01:46
加一个reg在输出
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯