74LS164接线图
答案:1 悬赏:70 手机版
解决时间 2021-01-30 02:32
- 提问者网友：我没有何以琛的痴心不悔
- 2021-01-29 14:00
74LS164接线图
最佳答案
- 五星知识达人网友：迟山
- 2021-01-29 14:16
74LS164接线图：8 位移位寄存器（串行输入，并行输出）
主要电特性的典型值如下：
型号 fm Pn
54/74164 36MHz 185mW
54/74LS164 36 MHz 80mW
当清除端（CLEAR）为低电平时，输出端（QA－QH）均为低电平。
串行数据输入端（A，B）可控制数据。当A、B 任意一个为低电平，则禁
止新数据输入，在时钟端（CLOCK）脉冲上升沿作用下Q0 为低电平。当A、B
有一个为高电平，则另一个就允许输入数据，并在CLOCK 上升沿作用下决定
Q0 的状态。
引出端符号
CLOCK 时钟输入端
CLEAR 同步清除输入端（低电平有效）
A，B 串行数据输入端
QA－QH 输出端极限值
电源电压………………………………… 7V
输入电压………………………………… 5.5V
工作环境温度
54LS164…………………………………… -55～125℃
74LS164…………………………………… -0～70℃
储存温度…………………………………… -65℃～150℃
74LS164是八位并出串行移位寄存器.功能是将数据串行移入,并行输出.P!4=VCC,P7=GND.
P1=A,P2=B,两脚是数据串行移入口. P8=时钟. P9=清除. P3=QA,P4=QB,P5=QC,P6=QD,P10=QE,P11=QF,P12=QG,P13=QH是并行输出口.
下图为74LS164与数码管的连接图。
主要电特性的典型值如下：
型号 fm Pn
54/74164 36MHz 185mW
54/74LS164 36 MHz 80mW
当清除端（CLEAR）为低电平时，输出端（QA－QH）均为低电平。
串行数据输入端（A，B）可控制数据。当A、B 任意一个为低电平，则禁
止新数据输入，在时钟端（CLOCK）脉冲上升沿作用下Q0 为低电平。当A、B
有一个为高电平，则另一个就允许输入数据，并在CLOCK 上升沿作用下决定
Q0 的状态。
引出端符号
CLOCK 时钟输入端
CLEAR 同步清除输入端（低电平有效）
A，B 串行数据输入端
QA－QH 输出端极限值
电源电压………………………………… 7V
输入电压………………………………… 5.5V
工作环境温度
54LS164…………………………………… -55～125℃
74LS164…………………………………… -0～70℃
储存温度…………………………………… -65℃～150℃
74LS164是八位并出串行移位寄存器.功能是将数据串行移入,并行输出.P!4=VCC,P7=GND.
P1=A,P2=B,两脚是数据串行移入口. P8=时钟. P9=清除. P3=QA,P4=QB,P5=QC,P6=QD,P10=QE,P11=QF,P12=QG,P13=QH是并行输出口.
下图为74LS164与数码管的连接图。
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯