vhdl 8线-3线优先编码器
答案:2 悬赏:30 手机版
解决时间 2021-03-31 13:40
- 提问者网友：溺爱和你
- 2021-03-31 01:35
vhdl 8线-3线优先编码器
最佳答案
- 五星知识达人网友：怙棘
- 2021-03-31 01:55
在输出最后加上
else
null;
即
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY bianma IS
PORT (I : IN STD_LOGIC_VECTOR( 7 DOWNTO 0 );
Y : OUT STD_LOGIC_VECTOR );
END ;
ARCHITECTURE ci OF bianma IS
BEGIN
Y<="000" WHEN (I(0)='1') ELSE
"001" WHEN (I(1)='1') ELSE
"010" WHEN (I(2)='1') ELSE
"011" WHEN (I(3)='1') ELSE
"100" WHEN (I(4)='1') ELSE
"101" WHEN (I(5)='1') ELSE
"110" WHEN (I(6)='1') ELSE
"111" WHEN (I(7)='1') else
null；
END ARCHITECTURE ci ;
else
null;
即
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY bianma IS
PORT (I : IN STD_LOGIC_VECTOR( 7 DOWNTO 0 );
Y : OUT STD_LOGIC_VECTOR );
END ;
ARCHITECTURE ci OF bianma IS
BEGIN
Y<="000" WHEN (I(0)='1') ELSE
"001" WHEN (I(1)='1') ELSE
"010" WHEN (I(2)='1') ELSE
"011" WHEN (I(3)='1') ELSE
"100" WHEN (I(4)='1') ELSE
"101" WHEN (I(5)='1') ELSE
"110" WHEN (I(6)='1') ELSE
"111" WHEN (I(7)='1') else
null；
END ARCHITECTURE ci ;
全部回答
- 1楼网友：几近狂妄
- 2021-03-31 03:05
Y的vector后缺少（2DOWNTO 0）；
还有process（d）
还有process（d）
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯