一个and2 gate的delay有多久阿?

答案:2 悬赏:70 手机版

解决时间 2021-03-04 01:17

提问者网友：爱唱彩虹
2021-03-03 08:48

在做FPGA，但是好像他会自动优化，导致我没法知道一个delay到底有多久。
问题就是，如果做adder 的话，16bits 的ripple adder和 CLA adder 之间delay有多大差别呢?

最佳答案

五星知识达人网友：怀裏藏嬌
2021-03-03 09:56

听不懂你的问题说清楚点再问吧做FPGA，但是好像他会自动优化，导致我没法知道一个delay到底有多久。
问题就是，如果做adder 的话，16bits 的ripple adder和 CLA adder 之间delay有多大差别呢?做FPGA，但是好像他会自动优化，导致我没法知道一个delay到底有多久。
问题就是，如果做adder 的话，16bits 的ripple adder和 CLA adder 之间delay有多大差别呢?

全部回答

1楼网友：往事隔山水
2021-03-03 10:55

你把两个都设计出来，综合工具如ISE会给出最大延迟路径，以及最大的延迟的多少时间，你按照这个参数自己估计一下就行了。对于FPGA，由于器件库是他自己的，如XILINX，具体的延迟只有他知道，如果深究得去他的网站上查相关DATASHEET。个人觉得你用最大的延迟时间，根据你的设计，估计一下就行了~~~~~ 再看看别人怎么说的。

我要举报

如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！

点此我要举报以上问答信息