xilinx怎么导出pin delay
答案:2 悬赏:30 手机版
解决时间 2021-03-07 23:49
- 提问者网友：山高云阔
- 2021-03-07 03:36
xilinx怎么导出pin delay
最佳答案
- 五星知识达人网友：天凉才是好个秋
- 2021-03-07 05:12
Vivado里Tcl命令栏里，先输入link_design -part xxx，xxx指具体的PFGA型号，例如 -part xc7z020i-clg484；然后write csv xxx，xxx指输出的文件名，得到pin delay文件，所有Pin的delay都在文件里显示了。
参考Xilinx 文档UG586以及这个帖子 https://forums.xilinx.com/t5/Zynq-All-Programmable-SoC/Package-pin-delay-considerations-for-Zynq-PS-DDR3-PCB-routing/td-p/495444?db=5
参考Xilinx 文档UG586以及这个帖子 https://forums.xilinx.com/t5/Zynq-All-Programmable-SoC/Package-pin-delay-considerations-for-Zynq-PS-DDR3-PCB-routing/td-p/495444?db=5
全部回答
- 1楼网友：北城痞子
- 2021-03-07 05:42
你好！
你这个问题很高深啊，一般用到DDR3 DDR4 才会特别关注 PIN DELAY ，让布线工程师一起评估走线延时。PIN delay 数据要找FAE 要。
仅代表个人观点，不喜勿喷，谢谢。
我要举报
如以上回答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
点此我要举报以上问答信息
大家都在看
推荐资讯